Viewing file:  IntrinsicsRISCV.h (51.08 KB) -rw-r--r--
Select action/file-type:
 (+) |  (+) |  (+) | Code (+) | Session (+) |  (+) | SDB (+) |  (+) |  (+) |  (+) |  (+) |  (+) |
/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
|* *|
|* Intrinsic Function Source Fragment *|
|* *|
|* Automatically generated file, do not edit! *|
|* *|
\*===----------------------------------------------------------------------===*/
#ifndef LLVM_IR_INTRINSIC_RISCV_ENUMS_H
#define LLVM_IR_INTRINSIC_RISCV_ENUMS_H
namespace llvm {
namespace Intrinsic {
enum RISCVIntrinsics : unsigned {
// Enum values for intrinsics
riscv_aes32dsi = 10173, // llvm.riscv.aes32dsi
riscv_aes32dsmi, // llvm.riscv.aes32dsmi
riscv_aes32esi, // llvm.riscv.aes32esi
riscv_aes32esmi, // llvm.riscv.aes32esmi
riscv_aes64ds, // llvm.riscv.aes64ds
riscv_aes64dsm, // llvm.riscv.aes64dsm
riscv_aes64es, // llvm.riscv.aes64es
riscv_aes64esm, // llvm.riscv.aes64esm
riscv_aes64im, // llvm.riscv.aes64im
riscv_aes64ks1i, // llvm.riscv.aes64ks1i
riscv_aes64ks2, // llvm.riscv.aes64ks2
riscv_brev8, // llvm.riscv.brev8
riscv_clmul, // llvm.riscv.clmul
riscv_clmulh, // llvm.riscv.clmulh
riscv_clmulr, // llvm.riscv.clmulr
riscv_cv_alu_addn, // llvm.riscv.cv.alu.addn
riscv_cv_alu_addrn, // llvm.riscv.cv.alu.addrn
riscv_cv_alu_addun, // llvm.riscv.cv.alu.addun
riscv_cv_alu_addurn, // llvm.riscv.cv.alu.addurn
riscv_cv_alu_clip, // llvm.riscv.cv.alu.clip
riscv_cv_alu_clipu, // llvm.riscv.cv.alu.clipu
riscv_cv_alu_subn, // llvm.riscv.cv.alu.subn
riscv_cv_alu_subrn, // llvm.riscv.cv.alu.subrn
riscv_cv_alu_subun, // llvm.riscv.cv.alu.subun
riscv_cv_alu_suburn, // llvm.riscv.cv.alu.suburn
riscv_cv_bitmanip_bclr, // llvm.riscv.cv.bitmanip.bclr
riscv_cv_bitmanip_bitrev, // llvm.riscv.cv.bitmanip.bitrev
riscv_cv_bitmanip_bset, // llvm.riscv.cv.bitmanip.bset
riscv_cv_bitmanip_clb, // llvm.riscv.cv.bitmanip.clb
riscv_cv_bitmanip_extract, // llvm.riscv.cv.bitmanip.extract
riscv_cv_bitmanip_extractu, // llvm.riscv.cv.bitmanip.extractu
riscv_cv_bitmanip_insert, // llvm.riscv.cv.bitmanip.insert
riscv_cv_mac_mac, // llvm.riscv.cv.mac.mac
riscv_cv_mac_machhsN, // llvm.riscv.cv.mac.machhsN
riscv_cv_mac_machhsRN, // llvm.riscv.cv.mac.machhsRN
riscv_cv_mac_machhuN, // llvm.riscv.cv.mac.machhuN
riscv_cv_mac_machhuRN, // llvm.riscv.cv.mac.machhuRN
riscv_cv_mac_macsN, // llvm.riscv.cv.mac.macsN
riscv_cv_mac_macsRN, // llvm.riscv.cv.mac.macsRN
riscv_cv_mac_macuN, // llvm.riscv.cv.mac.macuN
riscv_cv_mac_macuRN, // llvm.riscv.cv.mac.macuRN
riscv_cv_mac_msu, // llvm.riscv.cv.mac.msu
riscv_cv_mac_mulhhsN, // llvm.riscv.cv.mac.mulhhsN
riscv_cv_mac_mulhhsRN, // llvm.riscv.cv.mac.mulhhsRN
riscv_cv_mac_mulhhuN, // llvm.riscv.cv.mac.mulhhuN
riscv_cv_mac_mulhhuRN, // llvm.riscv.cv.mac.mulhhuRN
riscv_cv_mac_mulsN, // llvm.riscv.cv.mac.mulsN
riscv_cv_mac_mulsRN, // llvm.riscv.cv.mac.mulsRN
riscv_cv_mac_muluN, // llvm.riscv.cv.mac.muluN
riscv_cv_mac_muluRN, // llvm.riscv.cv.mac.muluRN
riscv_masked_atomicrmw_add_i32, // llvm.riscv.masked.atomicrmw.add.i32
riscv_masked_atomicrmw_add_i64, // llvm.riscv.masked.atomicrmw.add.i64
riscv_masked_atomicrmw_max_i32, // llvm.riscv.masked.atomicrmw.max.i32
riscv_masked_atomicrmw_max_i64, // llvm.riscv.masked.atomicrmw.max.i64
riscv_masked_atomicrmw_min_i32, // llvm.riscv.masked.atomicrmw.min.i32
riscv_masked_atomicrmw_min_i64, // llvm.riscv.masked.atomicrmw.min.i64
riscv_masked_atomicrmw_nand_i32, // llvm.riscv.masked.atomicrmw.nand.i32
riscv_masked_atomicrmw_nand_i64, // llvm.riscv.masked.atomicrmw.nand.i64
riscv_masked_atomicrmw_sub_i32, // llvm.riscv.masked.atomicrmw.sub.i32
riscv_masked_atomicrmw_sub_i64, // llvm.riscv.masked.atomicrmw.sub.i64
riscv_masked_atomicrmw_umax_i32, // llvm.riscv.masked.atomicrmw.umax.i32
riscv_masked_atomicrmw_umax_i64, // llvm.riscv.masked.atomicrmw.umax.i64
riscv_masked_atomicrmw_umin_i32, // llvm.riscv.masked.atomicrmw.umin.i32
riscv_masked_atomicrmw_umin_i64, // llvm.riscv.masked.atomicrmw.umin.i64
riscv_masked_atomicrmw_xchg_i32, // llvm.riscv.masked.atomicrmw.xchg.i32
riscv_masked_atomicrmw_xchg_i64, // llvm.riscv.masked.atomicrmw.xchg.i64
riscv_masked_cmpxchg_i32, // llvm.riscv.masked.cmpxchg.i32
riscv_masked_cmpxchg_i64, // llvm.riscv.masked.cmpxchg.i64
riscv_masked_strided_load, // llvm.riscv.masked.strided.load
riscv_masked_strided_store, // llvm.riscv.masked.strided.store
riscv_mopr, // llvm.riscv.mopr
riscv_moprr, // llvm.riscv.moprr
riscv_orc_b, // llvm.riscv.orc.b
riscv_seg2_load, // llvm.riscv.seg2.load
riscv_seg2_store, // llvm.riscv.seg2.store
riscv_seg3_load, // llvm.riscv.seg3.load
riscv_seg3_store, // llvm.riscv.seg3.store
riscv_seg4_load, // llvm.riscv.seg4.load
riscv_seg4_store, // llvm.riscv.seg4.store
riscv_seg5_load, // llvm.riscv.seg5.load
riscv_seg5_store, // llvm.riscv.seg5.store
riscv_seg6_load, // llvm.riscv.seg6.load
riscv_seg6_store, // llvm.riscv.seg6.store
riscv_seg7_load, // llvm.riscv.seg7.load
riscv_seg7_store, // llvm.riscv.seg7.store
riscv_seg8_load, // llvm.riscv.seg8.load
riscv_seg8_store, // llvm.riscv.seg8.store
riscv_sf_vc_fv_se, // llvm.riscv.sf.vc.fv.se
riscv_sf_vc_fvv_se, // llvm.riscv.sf.vc.fvv.se
riscv_sf_vc_fvw_se, // llvm.riscv.sf.vc.fvw.se
riscv_sf_vc_i_se, // llvm.riscv.sf.vc.i.se
riscv_sf_vc_iv_se, // llvm.riscv.sf.vc.iv.se
riscv_sf_vc_ivv_se, // llvm.riscv.sf.vc.ivv.se
riscv_sf_vc_ivw_se, // llvm.riscv.sf.vc.ivw.se
riscv_sf_vc_v_fv, // llvm.riscv.sf.vc.v.fv
riscv_sf_vc_v_fv_se, // llvm.riscv.sf.vc.v.fv.se
riscv_sf_vc_v_fvv, // llvm.riscv.sf.vc.v.fvv
riscv_sf_vc_v_fvv_se, // llvm.riscv.sf.vc.v.fvv.se
riscv_sf_vc_v_fvw, // llvm.riscv.sf.vc.v.fvw
riscv_sf_vc_v_fvw_se, // llvm.riscv.sf.vc.v.fvw.se
riscv_sf_vc_v_i, // llvm.riscv.sf.vc.v.i
riscv_sf_vc_v_i_se, // llvm.riscv.sf.vc.v.i.se
riscv_sf_vc_v_iv, // llvm.riscv.sf.vc.v.iv
riscv_sf_vc_v_iv_se, // llvm.riscv.sf.vc.v.iv.se
riscv_sf_vc_v_ivv, // llvm.riscv.sf.vc.v.ivv
riscv_sf_vc_v_ivv_se, // llvm.riscv.sf.vc.v.ivv.se
riscv_sf_vc_v_ivw, // llvm.riscv.sf.vc.v.ivw
riscv_sf_vc_v_ivw_se, // llvm.riscv.sf.vc.v.ivw.se
riscv_sf_vc_v_vv, // llvm.riscv.sf.vc.v.vv
riscv_sf_vc_v_vv_se, // llvm.riscv.sf.vc.v.vv.se
riscv_sf_vc_v_vvv, // llvm.riscv.sf.vc.v.vvv
riscv_sf_vc_v_vvv_se, // llvm.riscv.sf.vc.v.vvv.se
riscv_sf_vc_v_vvw, // llvm.riscv.sf.vc.v.vvw
riscv_sf_vc_v_vvw_se, // llvm.riscv.sf.vc.v.vvw.se
riscv_sf_vc_v_x, // llvm.riscv.sf.vc.v.x
riscv_sf_vc_v_x_se, // llvm.riscv.sf.vc.v.x.se
riscv_sf_vc_v_xv, // llvm.riscv.sf.vc.v.xv
riscv_sf_vc_v_xv_se, // llvm.riscv.sf.vc.v.xv.se
riscv_sf_vc_v_xvv, // llvm.riscv.sf.vc.v.xvv
riscv_sf_vc_v_xvv_se, // llvm.riscv.sf.vc.v.xvv.se
riscv_sf_vc_v_xvw, // llvm.riscv.sf.vc.v.xvw
riscv_sf_vc_v_xvw_se, // llvm.riscv.sf.vc.v.xvw.se
riscv_sf_vc_vv_se, // llvm.riscv.sf.vc.vv.se
riscv_sf_vc_vvv_se, // llvm.riscv.sf.vc.vvv.se
riscv_sf_vc_vvw_se, // llvm.riscv.sf.vc.vvw.se
riscv_sf_vc_x_se, // llvm.riscv.sf.vc.x.se
riscv_sf_vc_xv_se, // llvm.riscv.sf.vc.xv.se
riscv_sf_vc_xvv_se, // llvm.riscv.sf.vc.xvv.se
riscv_sf_vc_xvw_se, // llvm.riscv.sf.vc.xvw.se
riscv_sf_vfnrclip_x_f_qf, // llvm.riscv.sf.vfnrclip.x.f.qf
riscv_sf_vfnrclip_x_f_qf_mask, // llvm.riscv.sf.vfnrclip.x.f.qf.mask
riscv_sf_vfnrclip_xu_f_qf, // llvm.riscv.sf.vfnrclip.xu.f.qf
riscv_sf_vfnrclip_xu_f_qf_mask, // llvm.riscv.sf.vfnrclip.xu.f.qf.mask
riscv_sf_vfwmacc_4x4x4, // llvm.riscv.sf.vfwmacc.4x4x4
riscv_sf_vqmacc_2x8x2, // llvm.riscv.sf.vqmacc.2x8x2
riscv_sf_vqmacc_4x8x4, // llvm.riscv.sf.vqmacc.4x8x4
riscv_sf_vqmaccsu_2x8x2, // llvm.riscv.sf.vqmaccsu.2x8x2
riscv_sf_vqmaccsu_4x8x4, // llvm.riscv.sf.vqmaccsu.4x8x4
riscv_sf_vqmaccu_2x8x2, // llvm.riscv.sf.vqmaccu.2x8x2
riscv_sf_vqmaccu_4x8x4, // llvm.riscv.sf.vqmaccu.4x8x4
riscv_sf_vqmaccus_2x8x2, // llvm.riscv.sf.vqmaccus.2x8x2
riscv_sf_vqmaccus_4x8x4, // llvm.riscv.sf.vqmaccus.4x8x4
riscv_sha256sig0, // llvm.riscv.sha256sig0
riscv_sha256sig1, // llvm.riscv.sha256sig1
riscv_sha256sum0, // llvm.riscv.sha256sum0
riscv_sha256sum1, // llvm.riscv.sha256sum1
riscv_sha512sig0, // llvm.riscv.sha512sig0
riscv_sha512sig0h, // llvm.riscv.sha512sig0h
riscv_sha512sig0l, // llvm.riscv.sha512sig0l
riscv_sha512sig1, // llvm.riscv.sha512sig1
riscv_sha512sig1h, // llvm.riscv.sha512sig1h
riscv_sha512sig1l, // llvm.riscv.sha512sig1l
riscv_sha512sum0, // llvm.riscv.sha512sum0
riscv_sha512sum0r, // llvm.riscv.sha512sum0r
riscv_sha512sum1, // llvm.riscv.sha512sum1
riscv_sha512sum1r, // llvm.riscv.sha512sum1r
riscv_sm3p0, // llvm.riscv.sm3p0
riscv_sm3p1, // llvm.riscv.sm3p1
riscv_sm4ed, // llvm.riscv.sm4ed
riscv_sm4ks, // llvm.riscv.sm4ks
riscv_th_vmaqa, // llvm.riscv.th.vmaqa
riscv_th_vmaqa_mask, // llvm.riscv.th.vmaqa.mask
riscv_th_vmaqasu, // llvm.riscv.th.vmaqasu
riscv_th_vmaqasu_mask, // llvm.riscv.th.vmaqasu.mask
riscv_th_vmaqau, // llvm.riscv.th.vmaqau
riscv_th_vmaqau_mask, // llvm.riscv.th.vmaqau.mask
riscv_th_vmaqaus, // llvm.riscv.th.vmaqaus
riscv_th_vmaqaus_mask, // llvm.riscv.th.vmaqaus.mask
riscv_unzip, // llvm.riscv.unzip
riscv_vaadd, // llvm.riscv.vaadd
riscv_vaadd_mask, // llvm.riscv.vaadd.mask
riscv_vaaddu, // llvm.riscv.vaaddu
riscv_vaaddu_mask, // llvm.riscv.vaaddu.mask
riscv_vadc, // llvm.riscv.vadc
riscv_vadd, // llvm.riscv.vadd
riscv_vadd_mask, // llvm.riscv.vadd.mask
riscv_vaesdf_vs, // llvm.riscv.vaesdf.vs
riscv_vaesdf_vv, // llvm.riscv.vaesdf.vv
riscv_vaesdm_vs, // llvm.riscv.vaesdm.vs
riscv_vaesdm_vv, // llvm.riscv.vaesdm.vv
riscv_vaesef_vs, // llvm.riscv.vaesef.vs
riscv_vaesef_vv, // llvm.riscv.vaesef.vv
riscv_vaesem_vs, // llvm.riscv.vaesem.vs
riscv_vaesem_vv, // llvm.riscv.vaesem.vv
riscv_vaeskf1, // llvm.riscv.vaeskf1
riscv_vaeskf2, // llvm.riscv.vaeskf2
riscv_vaesz_vs, // llvm.riscv.vaesz.vs
riscv_vand, // llvm.riscv.vand
riscv_vand_mask, // llvm.riscv.vand.mask
riscv_vandn, // llvm.riscv.vandn
riscv_vandn_mask, // llvm.riscv.vandn.mask
riscv_vasub, // llvm.riscv.vasub
riscv_vasub_mask, // llvm.riscv.vasub.mask
riscv_vasubu, // llvm.riscv.vasubu
riscv_vasubu_mask, // llvm.riscv.vasubu.mask
riscv_vbrev, // llvm.riscv.vbrev
riscv_vbrev_mask, // llvm.riscv.vbrev.mask
riscv_vbrev8, // llvm.riscv.vbrev8
riscv_vbrev8_mask, // llvm.riscv.vbrev8.mask
riscv_vclmul, // llvm.riscv.vclmul
riscv_vclmul_mask, // llvm.riscv.vclmul.mask
riscv_vclmulh, // llvm.riscv.vclmulh
riscv_vclmulh_mask, // llvm.riscv.vclmulh.mask
riscv_vclz, // llvm.riscv.vclz
riscv_vclz_mask, // llvm.riscv.vclz.mask
riscv_vcompress, // llvm.riscv.vcompress
riscv_vcpop, // llvm.riscv.vcpop
riscv_vcpop_mask, // llvm.riscv.vcpop.mask
riscv_vcpopv, // llvm.riscv.vcpopv
riscv_vcpopv_mask, // llvm.riscv.vcpopv.mask
riscv_vctz, // llvm.riscv.vctz
riscv_vctz_mask, // llvm.riscv.vctz.mask
riscv_vdiv, // llvm.riscv.vdiv
riscv_vdiv_mask, // llvm.riscv.vdiv.mask
riscv_vdivu, // llvm.riscv.vdivu
riscv_vdivu_mask, // llvm.riscv.vdivu.mask
riscv_vfadd, // llvm.riscv.vfadd
riscv_vfadd_mask, // llvm.riscv.vfadd.mask
riscv_vfclass, // llvm.riscv.vfclass
riscv_vfclass_mask, // llvm.riscv.vfclass.mask
riscv_vfcvt_f_x_v, // llvm.riscv.vfcvt.f.x.v
riscv_vfcvt_f_x_v_mask, // llvm.riscv.vfcvt.f.x.v.mask
riscv_vfcvt_f_xu_v, // llvm.riscv.vfcvt.f.xu.v
riscv_vfcvt_f_xu_v_mask, // llvm.riscv.vfcvt.f.xu.v.mask
riscv_vfcvt_rtz_x_f_v, // llvm.riscv.vfcvt.rtz.x.f.v
riscv_vfcvt_rtz_x_f_v_mask, // llvm.riscv.vfcvt.rtz.x.f.v.mask
riscv_vfcvt_rtz_xu_f_v, // llvm.riscv.vfcvt.rtz.xu.f.v
riscv_vfcvt_rtz_xu_f_v_mask, // llvm.riscv.vfcvt.rtz.xu.f.v.mask
riscv_vfcvt_x_f_v, // llvm.riscv.vfcvt.x.f.v
riscv_vfcvt_x_f_v_mask, // llvm.riscv.vfcvt.x.f.v.mask
riscv_vfcvt_xu_f_v, // llvm.riscv.vfcvt.xu.f.v
riscv_vfcvt_xu_f_v_mask, // llvm.riscv.vfcvt.xu.f.v.mask
riscv_vfdiv, // llvm.riscv.vfdiv
riscv_vfdiv_mask, // llvm.riscv.vfdiv.mask
riscv_vfirst, // llvm.riscv.vfirst
riscv_vfirst_mask, // llvm.riscv.vfirst.mask
riscv_vfmacc, // llvm.riscv.vfmacc
riscv_vfmacc_mask, // llvm.riscv.vfmacc.mask
riscv_vfmadd, // llvm.riscv.vfmadd
riscv_vfmadd_mask, // llvm.riscv.vfmadd.mask
riscv_vfmax, // llvm.riscv.vfmax
riscv_vfmax_mask, // llvm.riscv.vfmax.mask
riscv_vfmerge, // llvm.riscv.vfmerge
riscv_vfmin, // llvm.riscv.vfmin
riscv_vfmin_mask, // llvm.riscv.vfmin.mask
riscv_vfmsac, // llvm.riscv.vfmsac
riscv_vfmsac_mask, // llvm.riscv.vfmsac.mask
riscv_vfmsub, // llvm.riscv.vfmsub
riscv_vfmsub_mask, // llvm.riscv.vfmsub.mask
riscv_vfmul, // llvm.riscv.vfmul
riscv_vfmul_mask, // llvm.riscv.vfmul.mask
riscv_vfmv_f_s, // llvm.riscv.vfmv.f.s
riscv_vfmv_s_f, // llvm.riscv.vfmv.s.f
riscv_vfmv_v_f, // llvm.riscv.vfmv.v.f
riscv_vfncvt_f_f_w, // llvm.riscv.vfncvt.f.f.w
riscv_vfncvt_f_f_w_mask, // llvm.riscv.vfncvt.f.f.w.mask
riscv_vfncvt_f_x_w, // llvm.riscv.vfncvt.f.x.w
riscv_vfncvt_f_x_w_mask, // llvm.riscv.vfncvt.f.x.w.mask
riscv_vfncvt_f_xu_w, // llvm.riscv.vfncvt.f.xu.w
riscv_vfncvt_f_xu_w_mask, // llvm.riscv.vfncvt.f.xu.w.mask
riscv_vfncvt_rod_f_f_w, // llvm.riscv.vfncvt.rod.f.f.w
riscv_vfncvt_rod_f_f_w_mask, // llvm.riscv.vfncvt.rod.f.f.w.mask
riscv_vfncvt_rtz_x_f_w, // llvm.riscv.vfncvt.rtz.x.f.w
riscv_vfncvt_rtz_x_f_w_mask, // llvm.riscv.vfncvt.rtz.x.f.w.mask
riscv_vfncvt_rtz_xu_f_w, // llvm.riscv.vfncvt.rtz.xu.f.w
riscv_vfncvt_rtz_xu_f_w_mask, // llvm.riscv.vfncvt.rtz.xu.f.w.mask
riscv_vfncvt_x_f_w, // llvm.riscv.vfncvt.x.f.w
riscv_vfncvt_x_f_w_mask, // llvm.riscv.vfncvt.x.f.w.mask
riscv_vfncvt_xu_f_w, // llvm.riscv.vfncvt.xu.f.w
riscv_vfncvt_xu_f_w_mask, // llvm.riscv.vfncvt.xu.f.w.mask
riscv_vfncvtbf16_f_f_w, // llvm.riscv.vfncvtbf16.f.f.w
riscv_vfncvtbf16_f_f_w_mask, // llvm.riscv.vfncvtbf16.f.f.w.mask
riscv_vfnmacc, // llvm.riscv.vfnmacc
riscv_vfnmacc_mask, // llvm.riscv.vfnmacc.mask
riscv_vfnmadd, // llvm.riscv.vfnmadd
riscv_vfnmadd_mask, // llvm.riscv.vfnmadd.mask
riscv_vfnmsac, // llvm.riscv.vfnmsac
riscv_vfnmsac_mask, // llvm.riscv.vfnmsac.mask
riscv_vfnmsub, // llvm.riscv.vfnmsub
riscv_vfnmsub_mask, // llvm.riscv.vfnmsub.mask
riscv_vfrdiv, // llvm.riscv.vfrdiv
riscv_vfrdiv_mask, // llvm.riscv.vfrdiv.mask
riscv_vfrec7, // llvm.riscv.vfrec7
riscv_vfrec7_mask, // llvm.riscv.vfrec7.mask
riscv_vfredmax, // llvm.riscv.vfredmax
riscv_vfredmax_mask, // llvm.riscv.vfredmax.mask
riscv_vfredmin, // llvm.riscv.vfredmin
riscv_vfredmin_mask, // llvm.riscv.vfredmin.mask
riscv_vfredosum, // llvm.riscv.vfredosum
riscv_vfredosum_mask, // llvm.riscv.vfredosum.mask
riscv_vfredusum, // llvm.riscv.vfredusum
riscv_vfredusum_mask, // llvm.riscv.vfredusum.mask
riscv_vfrsqrt7, // llvm.riscv.vfrsqrt7
riscv_vfrsqrt7_mask, // llvm.riscv.vfrsqrt7.mask
riscv_vfrsub, // llvm.riscv.vfrsub
riscv_vfrsub_mask, // llvm.riscv.vfrsub.mask
riscv_vfsgnj, // llvm.riscv.vfsgnj
riscv_vfsgnj_mask, // llvm.riscv.vfsgnj.mask
riscv_vfsgnjn, // llvm.riscv.vfsgnjn
riscv_vfsgnjn_mask, // llvm.riscv.vfsgnjn.mask
riscv_vfsgnjx, // llvm.riscv.vfsgnjx
riscv_vfsgnjx_mask, // llvm.riscv.vfsgnjx.mask
riscv_vfslide1down, // llvm.riscv.vfslide1down
riscv_vfslide1down_mask, // llvm.riscv.vfslide1down.mask
riscv_vfslide1up, // llvm.riscv.vfslide1up
riscv_vfslide1up_mask, // llvm.riscv.vfslide1up.mask
riscv_vfsqrt, // llvm.riscv.vfsqrt
riscv_vfsqrt_mask, // llvm.riscv.vfsqrt.mask
riscv_vfsub, // llvm.riscv.vfsub
riscv_vfsub_mask, // llvm.riscv.vfsub.mask
riscv_vfwadd, // llvm.riscv.vfwadd
riscv_vfwadd_mask, // llvm.riscv.vfwadd.mask
riscv_vfwadd_w, // llvm.riscv.vfwadd.w
riscv_vfwadd_w_mask, // llvm.riscv.vfwadd.w.mask
riscv_vfwcvt_f_f_v, // llvm.riscv.vfwcvt.f.f.v
riscv_vfwcvt_f_f_v_mask, // llvm.riscv.vfwcvt.f.f.v.mask
riscv_vfwcvt_f_x_v, // llvm.riscv.vfwcvt.f.x.v
riscv_vfwcvt_f_x_v_mask, // llvm.riscv.vfwcvt.f.x.v.mask
riscv_vfwcvt_f_xu_v, // llvm.riscv.vfwcvt.f.xu.v
riscv_vfwcvt_f_xu_v_mask, // llvm.riscv.vfwcvt.f.xu.v.mask
riscv_vfwcvt_rtz_x_f_v, // llvm.riscv.vfwcvt.rtz.x.f.v
riscv_vfwcvt_rtz_x_f_v_mask, // llvm.riscv.vfwcvt.rtz.x.f.v.mask
riscv_vfwcvt_rtz_xu_f_v, // llvm.riscv.vfwcvt.rtz.xu.f.v
riscv_vfwcvt_rtz_xu_f_v_mask, // llvm.riscv.vfwcvt.rtz.xu.f.v.mask
riscv_vfwcvt_x_f_v, // llvm.riscv.vfwcvt.x.f.v
riscv_vfwcvt_x_f_v_mask, // llvm.riscv.vfwcvt.x.f.v.mask
riscv_vfwcvt_xu_f_v, // llvm.riscv.vfwcvt.xu.f.v
riscv_vfwcvt_xu_f_v_mask, // llvm.riscv.vfwcvt.xu.f.v.mask
riscv_vfwcvtbf16_f_f_v, // llvm.riscv.vfwcvtbf16.f.f.v
riscv_vfwcvtbf16_f_f_v_mask, // llvm.riscv.vfwcvtbf16.f.f.v.mask
riscv_vfwmacc, // llvm.riscv.vfwmacc
riscv_vfwmacc_mask, // llvm.riscv.vfwmacc.mask
riscv_vfwmaccbf16, // llvm.riscv.vfwmaccbf16
riscv_vfwmaccbf16_mask, // llvm.riscv.vfwmaccbf16.mask
riscv_vfwmsac, // llvm.riscv.vfwmsac
riscv_vfwmsac_mask, // llvm.riscv.vfwmsac.mask
riscv_vfwmul, // llvm.riscv.vfwmul
riscv_vfwmul_mask, // llvm.riscv.vfwmul.mask
riscv_vfwnmacc, // llvm.riscv.vfwnmacc
riscv_vfwnmacc_mask, // llvm.riscv.vfwnmacc.mask
riscv_vfwnmsac, // llvm.riscv.vfwnmsac
riscv_vfwnmsac_mask, // llvm.riscv.vfwnmsac.mask
riscv_vfwredosum, // llvm.riscv.vfwredosum
riscv_vfwredosum_mask, // llvm.riscv.vfwredosum.mask
riscv_vfwredusum, // llvm.riscv.vfwredusum
riscv_vfwredusum_mask, // llvm.riscv.vfwredusum.mask
riscv_vfwsub, // llvm.riscv.vfwsub
riscv_vfwsub_mask, // llvm.riscv.vfwsub.mask
riscv_vfwsub_w, // llvm.riscv.vfwsub.w
riscv_vfwsub_w_mask, // llvm.riscv.vfwsub.w.mask
riscv_vghsh, // llvm.riscv.vghsh
riscv_vgmul_vv, // llvm.riscv.vgmul.vv
riscv_vid, // llvm.riscv.vid
riscv_vid_mask, // llvm.riscv.vid.mask
riscv_viota, // llvm.riscv.viota
riscv_viota_mask, // llvm.riscv.viota.mask
riscv_vle, // llvm.riscv.vle
riscv_vle_mask, // llvm.riscv.vle.mask
riscv_vleff, // llvm.riscv.vleff
riscv_vleff_mask, // llvm.riscv.vleff.mask
riscv_vlm, // llvm.riscv.vlm
riscv_vloxei, // llvm.riscv.vloxei
riscv_vloxei_mask, // llvm.riscv.vloxei.mask
riscv_vloxseg2, // llvm.riscv.vloxseg2
riscv_vloxseg2_mask, // llvm.riscv.vloxseg2.mask
riscv_vloxseg3, // llvm.riscv.vloxseg3
riscv_vloxseg3_mask, // llvm.riscv.vloxseg3.mask
riscv_vloxseg4, // llvm.riscv.vloxseg4
riscv_vloxseg4_mask, // llvm.riscv.vloxseg4.mask
riscv_vloxseg5, // llvm.riscv.vloxseg5
riscv_vloxseg5_mask, // llvm.riscv.vloxseg5.mask
riscv_vloxseg6, // llvm.riscv.vloxseg6
riscv_vloxseg6_mask, // llvm.riscv.vloxseg6.mask
riscv_vloxseg7, // llvm.riscv.vloxseg7
riscv_vloxseg7_mask, // llvm.riscv.vloxseg7.mask
riscv_vloxseg8, // llvm.riscv.vloxseg8
riscv_vloxseg8_mask, // llvm.riscv.vloxseg8.mask
riscv_vlse, // llvm.riscv.vlse
riscv_vlse_mask, // llvm.riscv.vlse.mask
riscv_vlseg2, // llvm.riscv.vlseg2
riscv_vlseg2_mask, // llvm.riscv.vlseg2.mask
riscv_vlseg2ff, // llvm.riscv.vlseg2ff
riscv_vlseg2ff_mask, // llvm.riscv.vlseg2ff.mask
riscv_vlseg3, // llvm.riscv.vlseg3
riscv_vlseg3_mask, // llvm.riscv.vlseg3.mask
riscv_vlseg3ff, // llvm.riscv.vlseg3ff
riscv_vlseg3ff_mask, // llvm.riscv.vlseg3ff.mask
riscv_vlseg4, // llvm.riscv.vlseg4
riscv_vlseg4_mask, // llvm.riscv.vlseg4.mask
riscv_vlseg4ff, // llvm.riscv.vlseg4ff
riscv_vlseg4ff_mask, // llvm.riscv.vlseg4ff.mask
riscv_vlseg5, // llvm.riscv.vlseg5
riscv_vlseg5_mask, // llvm.riscv.vlseg5.mask
riscv_vlseg5ff, // llvm.riscv.vlseg5ff
riscv_vlseg5ff_mask, // llvm.riscv.vlseg5ff.mask
riscv_vlseg6, // llvm.riscv.vlseg6
riscv_vlseg6_mask, // llvm.riscv.vlseg6.mask
riscv_vlseg6ff, // llvm.riscv.vlseg6ff
riscv_vlseg6ff_mask, // llvm.riscv.vlseg6ff.mask
riscv_vlseg7, // llvm.riscv.vlseg7
riscv_vlseg7_mask, // llvm.riscv.vlseg7.mask
riscv_vlseg7ff, // llvm.riscv.vlseg7ff
riscv_vlseg7ff_mask, // llvm.riscv.vlseg7ff.mask
riscv_vlseg8, // llvm.riscv.vlseg8
riscv_vlseg8_mask, // llvm.riscv.vlseg8.mask
riscv_vlseg8ff, // llvm.riscv.vlseg8ff
riscv_vlseg8ff_mask, // llvm.riscv.vlseg8ff.mask
riscv_vlsseg2, // llvm.riscv.vlsseg2
riscv_vlsseg2_mask, // llvm.riscv.vlsseg2.mask
riscv_vlsseg3, // llvm.riscv.vlsseg3
riscv_vlsseg3_mask, // llvm.riscv.vlsseg3.mask
riscv_vlsseg4, // llvm.riscv.vlsseg4
riscv_vlsseg4_mask, // llvm.riscv.vlsseg4.mask
riscv_vlsseg5, // llvm.riscv.vlsseg5
riscv_vlsseg5_mask, // llvm.riscv.vlsseg5.mask
riscv_vlsseg6, // llvm.riscv.vlsseg6
riscv_vlsseg6_mask, // llvm.riscv.vlsseg6.mask
riscv_vlsseg7, // llvm.riscv.vlsseg7
riscv_vlsseg7_mask, // llvm.riscv.vlsseg7.mask
riscv_vlsseg8, // llvm.riscv.vlsseg8
riscv_vlsseg8_mask, // llvm.riscv.vlsseg8.mask
riscv_vluxei, // llvm.riscv.vluxei
riscv_vluxei_mask, // llvm.riscv.vluxei.mask
riscv_vluxseg2, // llvm.riscv.vluxseg2
riscv_vluxseg2_mask, // llvm.riscv.vluxseg2.mask
riscv_vluxseg3, // llvm.riscv.vluxseg3
riscv_vluxseg3_mask, // llvm.riscv.vluxseg3.mask
riscv_vluxseg4, // llvm.riscv.vluxseg4
riscv_vluxseg4_mask, // llvm.riscv.vluxseg4.mask
riscv_vluxseg5, // llvm.riscv.vluxseg5
riscv_vluxseg5_mask, // llvm.riscv.vluxseg5.mask
riscv_vluxseg6, // llvm.riscv.vluxseg6
riscv_vluxseg6_mask, // llvm.riscv.vluxseg6.mask
riscv_vluxseg7, // llvm.riscv.vluxseg7
riscv_vluxseg7_mask, // llvm.riscv.vluxseg7.mask
riscv_vluxseg8, // llvm.riscv.vluxseg8
riscv_vluxseg8_mask, // llvm.riscv.vluxseg8.mask
riscv_vmacc, // llvm.riscv.vmacc
riscv_vmacc_mask, // llvm.riscv.vmacc.mask
riscv_vmadc, // llvm.riscv.vmadc
riscv_vmadc_carry_in, // llvm.riscv.vmadc.carry.in
riscv_vmadd, // llvm.riscv.vmadd
riscv_vmadd_mask, // llvm.riscv.vmadd.mask
riscv_vmand, // llvm.riscv.vmand
riscv_vmandn, // llvm.riscv.vmandn
riscv_vmax, // llvm.riscv.vmax
riscv_vmax_mask, // llvm.riscv.vmax.mask
riscv_vmaxu, // llvm.riscv.vmaxu
riscv_vmaxu_mask, // llvm.riscv.vmaxu.mask
riscv_vmclr, // llvm.riscv.vmclr
riscv_vmerge, // llvm.riscv.vmerge
riscv_vmfeq, // llvm.riscv.vmfeq
riscv_vmfeq_mask, // llvm.riscv.vmfeq.mask
riscv_vmfge, // llvm.riscv.vmfge
riscv_vmfge_mask, // llvm.riscv.vmfge.mask
riscv_vmfgt, // llvm.riscv.vmfgt
riscv_vmfgt_mask, // llvm.riscv.vmfgt.mask
riscv_vmfle, // llvm.riscv.vmfle
riscv_vmfle_mask, // llvm.riscv.vmfle.mask
riscv_vmflt, // llvm.riscv.vmflt
riscv_vmflt_mask, // llvm.riscv.vmflt.mask
riscv_vmfne, // llvm.riscv.vmfne
riscv_vmfne_mask, // llvm.riscv.vmfne.mask
riscv_vmin, // llvm.riscv.vmin
riscv_vmin_mask, // llvm.riscv.vmin.mask
riscv_vminu, // llvm.riscv.vminu
riscv_vminu_mask, // llvm.riscv.vminu.mask
riscv_vmnand, // llvm.riscv.vmnand
riscv_vmnor, // llvm.riscv.vmnor
riscv_vmor, // llvm.riscv.vmor
riscv_vmorn, // llvm.riscv.vmorn
riscv_vmsbc, // llvm.riscv.vmsbc
riscv_vmsbc_borrow_in, // llvm.riscv.vmsbc.borrow.in
riscv_vmsbf, // llvm.riscv.vmsbf
riscv_vmsbf_mask, // llvm.riscv.vmsbf.mask
riscv_vmseq, // llvm.riscv.vmseq
riscv_vmseq_mask, // llvm.riscv.vmseq.mask
riscv_vmset, // llvm.riscv.vmset
riscv_vmsge, // llvm.riscv.vmsge
riscv_vmsge_mask, // llvm.riscv.vmsge.mask
riscv_vmsgeu, // llvm.riscv.vmsgeu
riscv_vmsgeu_mask, // llvm.riscv.vmsgeu.mask
riscv_vmsgt, // llvm.riscv.vmsgt
riscv_vmsgt_mask, // llvm.riscv.vmsgt.mask
riscv_vmsgtu, // llvm.riscv.vmsgtu
riscv_vmsgtu_mask, // llvm.riscv.vmsgtu.mask
riscv_vmsif, // llvm.riscv.vmsif
riscv_vmsif_mask, // llvm.riscv.vmsif.mask
riscv_vmsle, // llvm.riscv.vmsle
riscv_vmsle_mask, // llvm.riscv.vmsle.mask
riscv_vmsleu, // llvm.riscv.vmsleu
riscv_vmsleu_mask, // llvm.riscv.vmsleu.mask
riscv_vmslt, // llvm.riscv.vmslt
riscv_vmslt_mask, // llvm.riscv.vmslt.mask
riscv_vmsltu, // llvm.riscv.vmsltu
riscv_vmsltu_mask, // llvm.riscv.vmsltu.mask
riscv_vmsne, // llvm.riscv.vmsne
riscv_vmsne_mask, // llvm.riscv.vmsne.mask
riscv_vmsof, // llvm.riscv.vmsof
riscv_vmsof_mask, // llvm.riscv.vmsof.mask
riscv_vmul, // llvm.riscv.vmul
riscv_vmul_mask, // llvm.riscv.vmul.mask
riscv_vmulh, // llvm.riscv.vmulh
riscv_vmulh_mask, // llvm.riscv.vmulh.mask
riscv_vmulhsu, // llvm.riscv.vmulhsu
riscv_vmulhsu_mask, // llvm.riscv.vmulhsu.mask
riscv_vmulhu, // llvm.riscv.vmulhu
riscv_vmulhu_mask, // llvm.riscv.vmulhu.mask
riscv_vmv_s_x, // llvm.riscv.vmv.s.x
riscv_vmv_v_v, // llvm.riscv.vmv.v.v
riscv_vmv_v_x, // llvm.riscv.vmv.v.x
riscv_vmv_x_s, // llvm.riscv.vmv.x.s
riscv_vmxnor, // llvm.riscv.vmxnor
riscv_vmxor, // llvm.riscv.vmxor
riscv_vnclip, // llvm.riscv.vnclip
riscv_vnclip_mask, // llvm.riscv.vnclip.mask
riscv_vnclipu, // llvm.riscv.vnclipu
riscv_vnclipu_mask, // llvm.riscv.vnclipu.mask
riscv_vnmsac, // llvm.riscv.vnmsac
riscv_vnmsac_mask, // llvm.riscv.vnmsac.mask
riscv_vnmsub, // llvm.riscv.vnmsub
riscv_vnmsub_mask, // llvm.riscv.vnmsub.mask
riscv_vnsra, // llvm.riscv.vnsra
riscv_vnsra_mask, // llvm.riscv.vnsra.mask
riscv_vnsrl, // llvm.riscv.vnsrl
riscv_vnsrl_mask, // llvm.riscv.vnsrl.mask
riscv_vor, // llvm.riscv.vor
riscv_vor_mask, // llvm.riscv.vor.mask
riscv_vredand, // llvm.riscv.vredand
riscv_vredand_mask, // llvm.riscv.vredand.mask
riscv_vredmax, // llvm.riscv.vredmax
riscv_vredmax_mask, // llvm.riscv.vredmax.mask
riscv_vredmaxu, // llvm.riscv.vredmaxu
riscv_vredmaxu_mask, // llvm.riscv.vredmaxu.mask
riscv_vredmin, // llvm.riscv.vredmin
riscv_vredmin_mask, // llvm.riscv.vredmin.mask
riscv_vredminu, // llvm.riscv.vredminu
riscv_vredminu_mask, // llvm.riscv.vredminu.mask
riscv_vredor, // llvm.riscv.vredor
riscv_vredor_mask, // llvm.riscv.vredor.mask
riscv_vredsum, // llvm.riscv.vredsum
riscv_vredsum_mask, // llvm.riscv.vredsum.mask
riscv_vredxor, // llvm.riscv.vredxor
riscv_vredxor_mask, // llvm.riscv.vredxor.mask
riscv_vrem, // llvm.riscv.vrem
riscv_vrem_mask, // llvm.riscv.vrem.mask
riscv_vremu, // llvm.riscv.vremu
riscv_vremu_mask, // llvm.riscv.vremu.mask
riscv_vrev8, // llvm.riscv.vrev8
riscv_vrev8_mask, // llvm.riscv.vrev8.mask
riscv_vrgather_vv, // llvm.riscv.vrgather.vv
riscv_vrgather_vv_mask, // llvm.riscv.vrgather.vv.mask
riscv_vrgather_vx, // llvm.riscv.vrgather.vx
riscv_vrgather_vx_mask, // llvm.riscv.vrgather.vx.mask
riscv_vrgatherei16_vv, // llvm.riscv.vrgatherei16.vv
riscv_vrgatherei16_vv_mask, // llvm.riscv.vrgatherei16.vv.mask
riscv_vrol, // llvm.riscv.vrol
riscv_vrol_mask, // llvm.riscv.vrol.mask
riscv_vror, // llvm.riscv.vror
riscv_vror_mask, // llvm.riscv.vror.mask
riscv_vrsub, // llvm.riscv.vrsub
riscv_vrsub_mask, // llvm.riscv.vrsub.mask
riscv_vsadd, // llvm.riscv.vsadd
riscv_vsadd_mask, // llvm.riscv.vsadd.mask
riscv_vsaddu, // llvm.riscv.vsaddu
riscv_vsaddu_mask, // llvm.riscv.vsaddu.mask
riscv_vsbc, // llvm.riscv.vsbc
riscv_vse, // llvm.riscv.vse
riscv_vse_mask, // llvm.riscv.vse.mask
riscv_vsetvli, // llvm.riscv.vsetvli
riscv_vsetvlimax, // llvm.riscv.vsetvlimax
riscv_vsext, // llvm.riscv.vsext
riscv_vsext_mask, // llvm.riscv.vsext.mask
riscv_vsha2ch, // llvm.riscv.vsha2ch
riscv_vsha2cl, // llvm.riscv.vsha2cl
riscv_vsha2ms, // llvm.riscv.vsha2ms
riscv_vslide1down, // llvm.riscv.vslide1down
riscv_vslide1down_mask, // llvm.riscv.vslide1down.mask
riscv_vslide1up, // llvm.riscv.vslide1up
riscv_vslide1up_mask, // llvm.riscv.vslide1up.mask
riscv_vslidedown, // llvm.riscv.vslidedown
riscv_vslidedown_mask, // llvm.riscv.vslidedown.mask
riscv_vslideup, // llvm.riscv.vslideup
riscv_vslideup_mask, // llvm.riscv.vslideup.mask
riscv_vsll, // llvm.riscv.vsll
riscv_vsll_mask, // llvm.riscv.vsll.mask
riscv_vsm, // llvm.riscv.vsm
riscv_vsm3c, // llvm.riscv.vsm3c
riscv_vsm3me, // llvm.riscv.vsm3me
riscv_vsm4k, // llvm.riscv.vsm4k
riscv_vsm4r_vs, // llvm.riscv.vsm4r.vs
riscv_vsm4r_vv, // llvm.riscv.vsm4r.vv
riscv_vsmul, // llvm.riscv.vsmul
riscv_vsmul_mask, // llvm.riscv.vsmul.mask
riscv_vsoxei, // llvm.riscv.vsoxei
riscv_vsoxei_mask, // llvm.riscv.vsoxei.mask
riscv_vsoxseg2, // llvm.riscv.vsoxseg2
riscv_vsoxseg2_mask, // llvm.riscv.vsoxseg2.mask
riscv_vsoxseg3, // llvm.riscv.vsoxseg3
riscv_vsoxseg3_mask, // llvm.riscv.vsoxseg3.mask
riscv_vsoxseg4, // llvm.riscv.vsoxseg4
riscv_vsoxseg4_mask, // llvm.riscv.vsoxseg4.mask
riscv_vsoxseg5, // llvm.riscv.vsoxseg5
riscv_vsoxseg5_mask, // llvm.riscv.vsoxseg5.mask
riscv_vsoxseg6, // llvm.riscv.vsoxseg6
riscv_vsoxseg6_mask, // llvm.riscv.vsoxseg6.mask
riscv_vsoxseg7, // llvm.riscv.vsoxseg7
riscv_vsoxseg7_mask, // llvm.riscv.vsoxseg7.mask
riscv_vsoxseg8, // llvm.riscv.vsoxseg8
riscv_vsoxseg8_mask, // llvm.riscv.vsoxseg8.mask
riscv_vsra, // llvm.riscv.vsra
riscv_vsra_mask, // llvm.riscv.vsra.mask
riscv_vsrl, // llvm.riscv.vsrl
riscv_vsrl_mask, // llvm.riscv.vsrl.mask
riscv_vsse, // llvm.riscv.vsse
riscv_vsse_mask, // llvm.riscv.vsse.mask
riscv_vsseg2, // llvm.riscv.vsseg2
riscv_vsseg2_mask, // llvm.riscv.vsseg2.mask
riscv_vsseg3, // llvm.riscv.vsseg3
riscv_vsseg3_mask, // llvm.riscv.vsseg3.mask
riscv_vsseg4, // llvm.riscv.vsseg4
riscv_vsseg4_mask, // llvm.riscv.vsseg4.mask
riscv_vsseg5, // llvm.riscv.vsseg5
riscv_vsseg5_mask, // llvm.riscv.vsseg5.mask
riscv_vsseg6, // llvm.riscv.vsseg6
riscv_vsseg6_mask, // llvm.riscv.vsseg6.mask
riscv_vsseg7, // llvm.riscv.vsseg7
riscv_vsseg7_mask, // llvm.riscv.vsseg7.mask
riscv_vsseg8, // llvm.riscv.vsseg8
riscv_vsseg8_mask, // llvm.riscv.vsseg8.mask
riscv_vssra, // llvm.riscv.vssra
riscv_vssra_mask, // llvm.riscv.vssra.mask
riscv_vssrl, // llvm.riscv.vssrl
riscv_vssrl_mask, // llvm.riscv.vssrl.mask
riscv_vssseg2, // llvm.riscv.vssseg2
riscv_vssseg2_mask, // llvm.riscv.vssseg2.mask
riscv_vssseg3, // llvm.riscv.vssseg3
riscv_vssseg3_mask, // llvm.riscv.vssseg3.mask
riscv_vssseg4, // llvm.riscv.vssseg4
riscv_vssseg4_mask, // llvm.riscv.vssseg4.mask
riscv_vssseg5, // llvm.riscv.vssseg5
riscv_vssseg5_mask, // llvm.riscv.vssseg5.mask
riscv_vssseg6, // llvm.riscv.vssseg6
riscv_vssseg6_mask, // llvm.riscv.vssseg6.mask
riscv_vssseg7, // llvm.riscv.vssseg7
riscv_vssseg7_mask, // llvm.riscv.vssseg7.mask
riscv_vssseg8, // llvm.riscv.vssseg8
riscv_vssseg8_mask, // llvm.riscv.vssseg8.mask
riscv_vssub, // llvm.riscv.vssub
riscv_vssub_mask, // llvm.riscv.vssub.mask
riscv_vssubu, // llvm.riscv.vssubu
riscv_vssubu_mask, // llvm.riscv.vssubu.mask
riscv_vsub, // llvm.riscv.vsub
riscv_vsub_mask, // llvm.riscv.vsub.mask
riscv_vsuxei, // llvm.riscv.vsuxei
riscv_vsuxei_mask, // llvm.riscv.vsuxei.mask
riscv_vsuxseg2, // llvm.riscv.vsuxseg2
riscv_vsuxseg2_mask, // llvm.riscv.vsuxseg2.mask
riscv_vsuxseg3, // llvm.riscv.vsuxseg3
riscv_vsuxseg3_mask, // llvm.riscv.vsuxseg3.mask
riscv_vsuxseg4, // llvm.riscv.vsuxseg4
riscv_vsuxseg4_mask, // llvm.riscv.vsuxseg4.mask
riscv_vsuxseg5, // llvm.riscv.vsuxseg5
riscv_vsuxseg5_mask, // llvm.riscv.vsuxseg5.mask
riscv_vsuxseg6, // llvm.riscv.vsuxseg6
riscv_vsuxseg6_mask, // llvm.riscv.vsuxseg6.mask
riscv_vsuxseg7, // llvm.riscv.vsuxseg7
riscv_vsuxseg7_mask, // llvm.riscv.vsuxseg7.mask
riscv_vsuxseg8, // llvm.riscv.vsuxseg8
riscv_vsuxseg8_mask, // llvm.riscv.vsuxseg8.mask
riscv_vwadd, // llvm.riscv.vwadd
riscv_vwadd_mask, // llvm.riscv.vwadd.mask
riscv_vwadd_w, // llvm.riscv.vwadd.w
riscv_vwadd_w_mask, // llvm.riscv.vwadd.w.mask
riscv_vwaddu, // llvm.riscv.vwaddu
riscv_vwaddu_mask, // llvm.riscv.vwaddu.mask
riscv_vwaddu_w, // llvm.riscv.vwaddu.w
riscv_vwaddu_w_mask, // llvm.riscv.vwaddu.w.mask
riscv_vwmacc, // llvm.riscv.vwmacc
riscv_vwmacc_mask, // llvm.riscv.vwmacc.mask
riscv_vwmaccsu, // llvm.riscv.vwmaccsu
riscv_vwmaccsu_mask, // llvm.riscv.vwmaccsu.mask
riscv_vwmaccu, // llvm.riscv.vwmaccu
riscv_vwmaccu_mask, // llvm.riscv.vwmaccu.mask
riscv_vwmaccus, // llvm.riscv.vwmaccus
riscv_vwmaccus_mask, // llvm.riscv.vwmaccus.mask
riscv_vwmul, // llvm.riscv.vwmul
riscv_vwmul_mask, // llvm.riscv.vwmul.mask
riscv_vwmulsu, // llvm.riscv.vwmulsu
riscv_vwmulsu_mask, // llvm.riscv.vwmulsu.mask
riscv_vwmulu, // llvm.riscv.vwmulu
riscv_vwmulu_mask, // llvm.riscv.vwmulu.mask
riscv_vwredsum, // llvm.riscv.vwredsum
riscv_vwredsum_mask, // llvm.riscv.vwredsum.mask
riscv_vwredsumu, // llvm.riscv.vwredsumu
riscv_vwredsumu_mask, // llvm.riscv.vwredsumu.mask
riscv_vwsll, // llvm.riscv.vwsll
riscv_vwsll_mask, // llvm.riscv.vwsll.mask
riscv_vwsub, // llvm.riscv.vwsub
riscv_vwsub_mask, // llvm.riscv.vwsub.mask
riscv_vwsub_w, // llvm.riscv.vwsub.w
riscv_vwsub_w_mask, // llvm.riscv.vwsub.w.mask
riscv_vwsubu, // llvm.riscv.vwsubu
riscv_vwsubu_mask, // llvm.riscv.vwsubu.mask
riscv_vwsubu_w, // llvm.riscv.vwsubu.w
riscv_vwsubu_w_mask, // llvm.riscv.vwsubu.w.mask
riscv_vxor, // llvm.riscv.vxor
riscv_vxor_mask, // llvm.riscv.vxor.mask
riscv_vzext, // llvm.riscv.vzext
riscv_vzext_mask, // llvm.riscv.vzext.mask
riscv_xperm4, // llvm.riscv.xperm4
riscv_xperm8, // llvm.riscv.xperm8
riscv_zip, // llvm.riscv.zip
}; // enum
} // namespace Intrinsic
} // namespace llvm
#endif
|